简介
JTAG
常见逻辑电平标准
Software
Altera Quartus II
QAR文件
Xilinx ISE
管脚约束
基本数字时钟管理模块
I/O端口组件
Xilinx Vivado
Lattice Diamond
VHDL语法
语言要素
表达式
Verilog语法
DSP
PCIE
I2C
驱动
Primitive
Xilinx
Altera
Published with GitBook
表达式
表达式
VHDL操作符
逻辑操作符:
and(与逻辑操作)
nand(与非逻辑操作)
or(或逻辑操作)
nor(或非逻辑操作)
xor(异或逻辑操作)
xnor(异或非逻辑操作)
not(取反逻辑操作)
逻辑运算可操作的数据类型:
bit/std_logic
bit_vector/std_logic_vector
boolean
关系操作符
关系运算符用于比较相同父类的两个操作数,返回布尔值:
=(等于)
/=(不等于)
<(小于)
<=(小于等于)
>(大于)
>=(大于等于)
results matching "
"
No results matching "
"