简介
JTAG
常见逻辑电平标准
Software
Altera Quartus II
QAR文件
Xilinx ISE
管脚约束
基本数字时钟管理模块
I/O端口组件
Xilinx Vivado
Lattice Diamond
VHDL语法
语言要素
表达式
Verilog语法
DSP
PCIE
I2C
驱动
Primitive
Xilinx
Altera
Published with GitBook
Verilog语法
README
参考书:
VerilogHDL入门第三版
VerilogHDL数字设计与综合夏宇闻译第二版
Verilog数字系统设计教程第2版
FPGA Prototyping By Verilog Examples
results matching "
"
No results matching "
"